-
随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供...
-
一：generateVerilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，...
-
module datainput(DVAL,LVAL,FVAL,in,clk_m,Y_data,C_data);
input LV...
-
复位对于FPGA设计很重要，一些很奇怪而找不到原因的问题很有可能是由于复位造成的，本人就因为没理解好复位情况而受困扰几天。
复位信号可以是高电平也可以是低电平复位。并且电路分外部...
-
WARNING:PhysDesignRules:372 - Gated clock. Clock net rd_en&n...
-
一 背景
最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...
-
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明：
1、电子琴：程序设计采用八个输入端...
-
第七讲 PN结的形成关于上一讲，谈到的自由电子和空穴，我们可以都冠以“载流子”（承载能形成电...
-
第九讲 PN结单向导电性
上回书说到，PN结内建电...
-
TTL电平与CMOS电平的区别：
(一)TTL高电平3.6~5V，低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路...
-
基于晶振等效电路的结论设计晶振电路。
1 晶振的等效电气特性
(1) 概念
[1] 晶片，石英晶体或晶体、晶振、石英晶体谐振器
从一块石英晶体上按一定方位角切下...
-
由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80dB以上。而运放的输出电压是有限的，一般在10V～1...
-
本讲解不涉及详细IIC通信，重点在于AT24C系列器件的介绍 和 IIC的通信流程，不喜勿喷， 望请修正。。。。。GO
图AT24C01/02/...
来自
大州DIY|by
州仔 |发表时间 2014-05-29
|4个回复
-
本节程序受 刘凯老师STM32 视频源码 结合 畅学硬件开发板 修改而来。
上面是原理图，下面根据畅学51底板，...
来自
大州DIY|by
州仔 |发表时间 2014-12-22
|0个回复
-
#include<reg51.h>#include<stdio.h>#include&l...
-
c代码/*****************************************************This program was pr...
-
编译环境：WinAVR-20060421 + AVR Studio 4.12.498 Service Pac...
-
总结一下引起 AVR 内部 EEPROM 数据丢失的原因：
1. 程序问题；
2. 程序跑飞； ...
-
#include "iom16v.h"
#include "macros.h"
#include "12864.h"...
-
//========================================================================//TITLE:// ...
畅学电子
