-
该Web服务器不仅可以广泛应用于工业控制领域，实现小型工业监测系统网络化，还可以实现智能仪器、智能园区、环境工程、植物工厂、工业制冷等方面的应用。
-
之前对DDR2的原理与板级布线非常的陌生，导致刚开始布线时走了很多弯路，折腾了好几天才解决。由于DDR2布线的严格要求，整个布线思路也是更新了若干次，不过现在看来，今后若再布DDR的线会效率更高的。...
11-10 16:06by
永不止步步 986次查看
-
文章内容为FPGA编程经验总结，希望对大家有用。
11-10 15:10by
永不止步步 814次查看
-
对于着重降低功率的DSP密集型系统设计，设计人员不仅仅是要提供最低的静态功率，更重要的是需要专注于实现尽可能低的总体功耗，尤其是在高频率和高温条件下。现场可编程门阵列(FPGA)通过综合的方法来实...
11-10 11:02by
露水非海 818次查看
-
最近在学习systemverilog，没人指导，起初感觉sv对我来说没什么用处，但是慢慢地发现sv有些功能语法很不错，记下来。
11-06 14:00by
永不止步步 2478次查看
-
前段时间参加了一个FPGA的培训班，跟老师交流了一些FPGA开发的思想，今天写出来与大家一起共勉。
-
模糊控制在FPGA开发中经常用到，借着最近ChinaAET换了界面，今天我就谈谈这个问题。
-
这节介绍一下如何生成u-boot image文件，在SDK软件中点击Xilinx Tools→Create Boot Image工具即可生成，但是生成image文件需要首先集齐3个文件：u-boot...
11-05 11:33by
永不止步步 2994次查看
-
文章总结了QuartusII警告信息的原因与措施。
11-03 14:01by
永不止步步 821次查看
-
Modelsim_Altera_SE编译出错的解决方法。
11-03 13:48by
永不止步步 4066次查看
-
文章内容为Altera FPGA带NiosII内核程序的JTAG下载方法。
11-02 10:23by
永不止步步 3298次查看
-
VHDL是系统设计领域最佳的硬件描述语言。文章针对用于位置与速度反馈测量的光电编码器信号的特点,介绍了运用VHDL在FPGA中实现编码器倍频、鉴相电路的方法,它对提高编码器分辨率与实现高精度、高稳定...
-
以Quartus为例（延时数据为Stratix III器件典型延时）手动布局：module top(input clk,din,output dout);
10-29 10:42by
永不止步步 1477次查看
-
近期在用nios ii做项目时，发现一个奇怪的现象，在NIOS II EDS软件中编写好的代码，烧写到芯片中，第一次能够正常运行，但是当我按下板卡上的复位键之后，系统却卡死了，再也运行不起来，除非重...
10-29 10:02by
永不止步步 817次查看
-
先理解组合逻辑和时序逻辑，后面就好说了。
10-29 09:51by
永不止步步 709次查看
-
本文设计的是一种加权中值滤波算法，窗口大小是5（列）*1（行），适用于灰度图像实时视频处理，可以有效淡化视频竖条纹。同时为了保持图像的细节，采用如下图所示的加权窗口。
10-29 09:46by
永不止步步 818次查看
-
很多人看到这个标题的时候，都会想边沿检测不是很简单的吗？有什么需要注意的？它是很简单，只要对输入信号进行两级缓存，然后通过判断前后两级的逻辑来决定信号的上升沿或下降沿。但你们有没有想过当系统复位时应...
10-28 16:31by
永不止步步 928次查看
-
时钟处理不当很容易引起不必要的时序问题，本文通过一个简单的例子来展示FPGA内部出现极端时钟歪斜导致的时序问题，以及解决方法。
10-28 10:56by
永不止步步 4714次查看
畅学电子
