-
今天看到群里面的几位要找工作的小朋友在晒笔试题，其中有一道是如何用32bit的加法器和逻辑门实现两个并行的16bit加法器。
06-08 17:31by
永不止步步 2967次查看
-
最近在看彬哥的程序，看到彬哥把`include用的很酷，还有看xzy610030。博客说道，华为FPGA面试居然也问道了`include的用法，这里就总结一下。引用彬哥的一句话，不总结的人生等于白活...
06-08 17:28by
永不止步步 13831次查看
-
说是新写法，其实也不新了。说来惭愧，我也是最近听了一节阿东的公开课，才知道Verilog有95语法和01语法之分，关于这一点其实软件是可以设置的，如下图。
06-08 17:14by
永不止步步 2524次查看
-
我按照正常的方法安装后 驱动可以显示 但是在quartus 中选择硬件的时候没有usb的选项。
06-08 13:48by
永不止步步 4630次查看
-
结合上次的串口和LCD，这次在中间加了一个IIC。
06-08 11:41by
永不止步步 4044次查看
-
新工作第一天，看了看别人的代码，发现自己对于Verilog语言还是有很多不清晰的地方，谨以此篇博客。希望自己能够搞清楚一些不清晰地东西。即使将来忘了回过头来再看看也能够马上回忆起来。废话结束。上正文...
06-08 10:33by
永不止步步 3116次查看
-
这篇文章给大家介绍一下NIOS II EDS（Version: 13.13.0.132）中EPCS/CFI（本例程使用EPCS）下载过程以及配置文件的一些相关信息，但凡不完美之处，请大家多多包涵！！...
06-08 10:12by
永不止步步 1639次查看
-
对于一个module中同一个输入输出或者变量在一个always语句中赋值。同时为了增强代码的可读性，在一个always语句中也只对一个变量赋值。
06-08 10:06by
永不止步步 5811次查看
-
在programmer的时候却找不到硬件，显示no hardware。
06-08 10:04by
永不止步步 17552次查看
-
有客户反馈在设备管理器中可查看到Altera USB-Blater的驱动已经正常安装。但是在Quartus II需要下载的时候，却找不到USB-Blaster。
06-08 10:01by
永不止步步 6890次查看
-
在我们的FPGA设计中，常常会对某些信号进行多级的缓存或进行多级类似的操作，如果不采取适当的技巧，就会是我们的设计代码变得冗余、不好维护。本文提出的generate将可以解决这个问题。
06-08 09:53by
永不止步步 2464次查看
-
为这个问题着实郁闷的一阵，没搞过，也没处问去，结果在开始菜单altera的程序里看到安装DS-5的提示，如下图所示，其实这个安装文件在安装EDS的时候自动解压到了EDS的安装目录下了。
06-06 10:01by
永不止步步 1032次查看
-
本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》
配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt
06-06 09:55by
永不止步步 831次查看
-
本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》
配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt
06-06 09:52by
永不止步步 1040次查看
-
本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》
配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt
06-06 09:49by
永不止步步 876次查看
-
前几个月，因为给别人做项目的缘故，使用了lattice的FPGA。使用过程中最大的问题就是软件不熟，网上分享的资料也比较少。
06-06 09:45by
永不止步步 1916次查看
-
昨天看了一本书，使用乘法器来实现各种移位操作。包括逻辑左移，逻辑右移，算术右移，循环右移。
06-02 13:44by
永不止步步 3041次查看
-
本文基于FPGA技术设计了一种（2，1，8）卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存器作为路径度量和幸存路径的存储单元，经分析得出了路径度量单元的最小位宽，有效降低了对芯片资源的消耗...
06-01 11:14by
宝啦宝呀 1475次查看
畅学电子
