-
图1是一个跨时钟域的异步通信实例，发送域和接收域的时钟分别是clk_a和clk_b。这两个时钟频率不同，并且存在一定的相位差。对于接收时钟域而言，来自发送时钟域的信号data_a2...
-
一、为啥要说任意分频
也许FPGA中的第一个实验应该是分频实验，而不是流水灯，或者LCD1602的"Hello World"显示，因为分频的思想在FPGA中极为重...
-
锁存器和触发器是具有记忆功能的二进制存贮器件，是组成各种时序逻辑电路的基本器件之一。区别为：latch同其所有的输入信号相关，当输入信号变化时latch就变化，没有时钟端；flip...
-
申请的PIC24F16KL402开发板使用笔记一: 搭建基本开发环境开发板类型： Microchiop用于3v PIC24 K系列的Microstick开发板Author: ARI...
来自
PIC|by
粽子糖果 |发表时间 2016-10-26
|0个回复
-
本程序使用了UART1的发送和接收中断，分享给大家参考希望对大家有一点帮助。下载后，在上位机使用SecureCRT or 串口调试助手调试效果很好，很稳定。
...
来自
PIC|by
粽子糖果 |发表时间 2016-10-26
|0个回复
-
配置Timer1 的操作：1. 将TON 位置1 （= 1）。2. 使用TCKPS<1:0> 位选择定时器预分频比。3. 使用...
来自
PIC|by
粽子糖果 |发表时间 2016-10-26
|0个回复
-
SPI数据发送例程：
/*
* File: main_xc16.c
* Author: Aric Wang
*
...
来自
PIC|by
粽子糖果 |发表时间 2016-10-26
|0个回复
-
使用内总RC振荡，4倍频，提供给SPI模块，速度还是不太理想。SPI四分频
/*
* File: main_tftlcd.c
* Author: Admi...
来自
PIC|by
粽子糖果 |发表时间 2016-10-26
|0个回复
-
在IC工业中有许多不同的领域，IC设计者的特征也会有些不同。在A领域的一个好的IC设计者也许会花很长时间去熟悉B领域的知识。在我们职业生涯的开始，我们应该问我们自己一些问题，我们想...
-
单位换算
1mil = 0.0254 mm
1mm = 39.3701 mil
默认情况下我们更倾向于使用mil单位绘制PCB板。
1 新建工程，...
-
消息邮箱是uC/OS-II中的另一种通信机制，可以使一个任务或者中断服务子程序向另一个任务发送一个指针型的变量。通常该指针指向一个包含了“消息”的特定数据结...
-
带符号整数的除法与余数——陈硕。
最近研究整数到字符串的转换，读到了 Matthew Wilson 的《Efficient Integer ...
-
今天在搞一个STM32项目的时候，无意间删除了启动文件，重新添加启动文件，编译...却出现以下错误：.\STM32100E-EVAL\STM32100E-EVAL.s...
-
在一个always语句中，如果出现不同级的优先级判断时，一般大家采用if........else if........else.....等，这种思维通常是软件编程的思想。对于FPG...
-
//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...
-
昨晚项目调试的时候遇到一个问题：
输入IQ交织、有符号的复信号，时序是：
iq_data&...
-
在FPGA中，边沿检测电路中，都用的是时钟上升沿。满足触发器的建立与保持时间吗？
always@（posedge clk）
begin
b<=a；
c&l...
-
随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供...
-
ISE verilog 综合错误提示：ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non...
-
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
畅学电子
