-
在FPGA中使用软核做嵌入式开发，有时我们会非常在意其编译后的代码体积大小，毕竟通常情况下，Microblaze都不是直接运行在DDR当中，而是运行在FPGA内部的LocalBRA...
-
安装QuartusII6.0软件
PC机系统配置要求:
1. CPU在奔腾II400MH以上,内存在512M以上；
2. 大于1GB的安装空间；
3. Win2000或Wi...
-
用快递锁定引脚的方法。
...
-
PLC(可编程控制器)在现代的自动化行业中应用广泛，PLC发展应用到今天，结合自己所学知识，整理出来了这篇文章，阐释下PLC等效电路的相关知识。贴出来和大家一起分享下。
从PLC...
-
假定从8位AD中读取数据（如果是更高位的AD可定义数据类型为int）,子程序为get_ad();
1、限副滤波
/* A值可根据实际情况调整
value为有效值，new_va...
-
一、EDA技术的特点
1.现代化EDA技术大多采用“自顶向下(Top-Down)”的设计程序，从而确保设计方案整体的合理和优化，避免“自底向上...
-
一、原理图常见错误（1）ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性；b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；c. 创建元件时p...
-
Cadence16.5最新破解教程
Cadence是一个功能强大的电路设计软件，功能上没得说，就是安装是个大问题。很多人安装好多遍都无法成功，最后不得不清理注册表，甚至重装系统。...
-
在 fdatool 中发现在对滤波器的数据进行定点化时，可以选择不同的 rounding mode 和 overflow mode，对于舍入模式，我以前只用过round fix f...
-
最近在用modelsim对设计进行仿真的过程中发现了一个非常有趣的问题。接下来，让我们跟随着一个设计的仿真来发现问题的原因所在。首先，以调用基于IP核的加法器为例。加法器IP核的参...
-
1.建一个总文件夹，如cnt
2.为源代码，测试台文件，仿真各建一文件夹。如src,tb,sim
3.编写源代码，testbench。如cnt.v,tb_cnt.v文件，同时文...
-
在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求。这样的话，对于程序就会有一定的要求，本篇文章将在前人经验的基础上做一个简单的总结，实现对一个...
-
电路板是电子电路的载体，任何的电路设计都需要被安装在一块电路板上，才可以实现其功能。而加工电路板，又是业余电子爱好者感到最头痛的事，往往是：半天时间就设计好的电路，可加...
-
一位同事负责布的一块步进电机驱动板，性能指标老是达不到文档提到的性能，虽然能用，大电流丢步，高速上不去，波形差，在深入分析之后发现违背了一些PCB布线的基本原则，修改之后性能就非常...
-
外热式烙铁头是传统电烙铁焊接所使用的烙铁头，现在使用的比较少了，有时用电烙铁要选外热式电烙铁头还真不知道怎么配套才合适。
下面给出部分外热式烙铁头的一般规格，可以参考！功率来分，...
-
星型接地
“星型”接地的理论基础是电路中总有一...
-
问题1：
在做一个项目时，发现该项目（主要才用原理图设计）可以在Quartus 9.0版本上编辑，但是无法编译通过，表现在会提示一个弹窗的错误，选择no可以继续进行，...
-
FDTD用有限差分式替代时域麦克斯韦旋度方程中的微分式，得到关于场分量的有限差分式，针对不同的研究对象，可在不同的坐标系中建模...
-
CST的Microwave Studio，大家一直以为它是采用FDTD方法进行仿真，其实它是时域积分法（FITD），当然其实两...
-
在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。元件封装大体上分两种，表贴和直插。针对不同的封装，需要制作不同...
畅学电子
